30.6. MULTIMEDIA UNIT

The Multimedia Unit is open from 9.00. am to 5.00 pm on weekdays. 
			Some text from Inet.

 
  THIS SECTION IS UNDER CONSTRUCTION  
 



THIS SECTION IS UNDER CONSTRUCTION

Стали появляться мультемедийные наборы инструкций:

	x86	MMX, SSE, SSE2
	Alpha	MVI
	MIPS	MDMX
	PowerPC AltiVec
	HP-PA2
	IA64	

Векторные операции:
	сначала целочисленные
	потом FP

Multimedia Unit представляет из себя векторное ALU,
как правило еще и хорошо конвееризированное.
Register File для Multimedia регистров как правило тоже выносят сюда.



  
  Форматы векторов 
 

Целочисленные вектора:

	---------------------------------------------
	Размер	Организация	Варианты       		
	---------------------------------------------
	8	8x  1 byte	Signed/Unsigned, Binary/Saturation
	8	4x  2 bytes
	8	2x  4 bytes
	16	16x 1 byte
	16	8x  2 bytes
	16	4x  4 bytes
	16	2x  8 bytes
	---------------------------------------------

  


	---------------------------------------------
	Размер	Организация	
	---------------------------------------------
	8	2 x Single
	16	4 x Single
	16	2 x Double
	---------------------------------------------

  




  
  Векторные операции 
 

  


  


Типовые векторные операции
        Сложение (3 формы)
	Вычитание (3 формы)
	Bitwize logical
	Maximum/Minimum




Скалярная операция:
  


Делает тоже самое что векторная операция только
с младшим элементом вектора



Сдвиги

Сдвиг задается один для всех
  


Сдвиг задается отдельно для каждого элемента вектора
  




Паралельное сравнение
  




Sum of Absolute Differnece
  




Multiply and Accumulate
  





Shuffle:
  




Unpack:
  




Ассиметричные операции:
  


Горизонтальный сдвиг:
  




  
  MMU 
 

Блок-схема целочисленного MMU:
  


  



По сравнение с обычным ALU MMU отличается не только векторизацией но и
дополнительным набором комманд:

арифметика с насыщением
	в отличии от обычных вычислений насыщение знаковое и беззнаковое
	отличаются друг от друга
		Signed Saturation
		Unsigned saturation

	Average sub
	Sum of Absolute difference
	Shuffle, Pack/Unpack
	Min/Max



  
  Partitional ALU 
 

  



  


Реализация достаточно проста - на сумматор ставится дополнительный транзистор,
который блокирует перенос между разрядами принадлежащими разным элементов вектора.
  




  
  Арифметика с насыщением: 
 

Add Unsigned saturated:
  


Sub Unsigned saturated:
  


Add Signed Saturated:
  


Sub Signed Saturated:
  



Как правило реализуются дополнительными схемами на выходе сумматора,
например:
  




  
  Вычисление Maximum/Minumum 
 

  


Unsigned Maximum:
  


Unsigned Minimum:
  


Signed Maximum:
  


Signed Minimum:
  




  
  Shuffle Unit 
 

  




ОБЯЗАТЕЛЬНО ПРОЧИТАЙТЕ СЕКЦИЮ 35.2.3. ДО ТОГО КАК ЧИТАТЬ СЛЕДУЩУЮ СЕКЦИЮ