50.2.1. ПРИМЕРЫ КОНВЕЕРОВ РЕАЛЬНЫХ ПРОЦЕССОРОВ



THIS SECTION IS UNDER CONSTRUCTION


486



----------------------------------------------------------------------- PF Prefetch выборка команды в один из 2х 16-байтовых буферов D1 Decode 1 декодирование команды (инструкции с префиксом +1 такт) D2 Decode 2 Вычисление адрессов операндов (если индексы то +1 такт) EX Execution Выполнение WB Write Back Запись результатов -----------------------------------------------------------------------


Pentium



----------------------------------------------------------------------- PF Prefetch выборка команды в один из 4х 32-байтовых буферов (2 для sequental prefetch, 2 для predicted-taken jump) D1 Decode 1 декодирование команды D2 Decode 2 Вычисление адрессов операндов EX Execution Выполнение WB Write Back Запись результатов ----------------------------------------------------------------------- X1 Execute 1 FP Преобразование числа во внутренний 80-бит формат X2 Execute 2 FP Выполнение WF Write Float FP Округление и запись результата ER Error Reporting FP обновление регистра статуса (информирование об ошибках). -----------------------------------------------------------------------


Pentium w/MMX



----------------------------------------------------------------------- PF Prefetch выборка команды в один из 4х 32-байтовых буферов (2 для sequental prefetch, 2 для predicted-taken jump) D1 Decode 1 декодирование команды D2 Decode 2 Вычисление адрессов операндов EX Execution Выполнение WB Write Back Запись результатов ----------------------------------------------------------------------- X1 Execute 1 FP Преобразование числа во внутренний 80-бит формат X2 Execute 2 FP Выполнение WF Write Float FP Округление и запись результата ER Error Reporting FP обновление регистра статуса (информирование об ошибках). ----------------------------------------------------------------------- MEX MMX Execute Выполнение MMX инструкций WM/M2 Write MMX Запись результата MMX/MMM умножение 2 M3 Multiply 3 MMX умножение 3 WMUL Write Multiply Запись результата MMX умножения -----------------------------------------------------------------------


Pentium Pro/Pentium II/Pentium III



----------------------------------------------------------------------- BTB0 Определение адресса следующей инструкции IFU0..IFU2 Выборка 2 cache linse 32 байта каждая нахождение границ инструкций ID0..ID1 Декодирование инструкций (2 simple => 1 mOPS каждая, 1 comples => 4 mOPS за такт) RAT Reassign Physical registrers to RAT ROB Rd Update ROB (Reorder bufffer) RS Reservation station (check status bit in mOPS which wait in ROB, if more that one ready, select that will be executed) EX Execture ROB Wb Mark instruction as complete + update ROB RRF Retire instruction, Write back results, Free pool entry -----------------------------------------------------------------------

Index Prev Next