100.1. ГЕНЕРАЦИЯ CLK СИГНАЛА



Пример аппаратной генерации CLK сигнала:




Для генерации CLK сигнала используются кварцевые генераторы. Основа пьезоэлектрический эффект: делается специальный срез кристалла. если нажать на кристалл кварца то на концах возникнет заряд Если приложить напряжение то кристалл деформируется. В результате возникают колебания с очень хорошей добротностью, вспомогательные схемы их поддерживают.


Кварцевый генератор










Один из основных сигналов для тестирования это CLK (сигнал синхронизации. Это template кода для генерации CLK сигнала на VHDL: constant period: time := 50 ns; -- Full CLK cycle signal CLK : std_logic := '0'; .... ClkProcess : process(CLK) CLK <= not CLK after period/2; end process; Это template кода для генерации CLK сигнала на Verilog: module pulse; reg clock; initial clock = 1'b0; always #10 clock = ~clock; initial #5000 $finish endmodule


Index Prev Next