4.2. ПАССИВНЫЕ ЭЛЕКТРИЧЕСКИЕ КОМПОНЕНТЫ



Резистор



Резистор (Resistor) Закон Ома: I = V / R I - сила тока [А] V - напряжение [В] R - сопротивление [Ом] V = I * R


Откуда берется сопротивление? Электроны движуться под действием электрического поля, т.к. движение в твердом теле, то они рассеиваются на решетке (типа как ударяется об решетку - теряет энергию, которая нагревает вещество). L R = P * --- , где S P - удельное электрическое сопротивление материала [Ом * м] L - длинна резистивного слоя [м] S - площадь резестивного слоя [м^2]


Удельное сопротивление: Ом * м -------------------------------------- серебро 1.59 * 10^-8 медь 1.68 * 10^-8 алюминий 2.65 * 10^-8 вольфрам 5.6 * 10^-8 железо 9.71 * 10^-8 платина 10.6 * 10^-8 ртуть 98 * 10^-8 нихром 100 * 10^-8 (сплав Ni,Fe,Cr) графит 3-66 * 10^-5 германий 1-500 * 10^-3 кремний 0,1-60 стекло 10^9-10^12 резина 10^13-10^15 --------------------------------------


Мощность - скорость преобразования энергии dE dQ P = -- = -- V = IV dt dt P - мощность [Bт] E - энергия [Дж] Q - заряд (количество электричества) [Кл]


для резистора: P = I (IR) = I^2 * R V V^2 P = --- * V = --- R R


VHDL-AMS модель резистора: LIBRARY IEEE; USE IEEE.ELECTRICAL_SYSTEMS.ALL; ENTITY R IS PORT (QUANTITY R : RESISTANCE := 1.0e+3; TERMINAL p,m : ELECTRICAL); END ENTITY R; ARCHITECTURE behav OF R IS QUANTITY v ACROSS i THROUGH p TO m; BEGIN v == i*R; END ARCHITECTURE behav;


Verilog-AMS модель резистора: module resistor1(p, n); inout p, n; electrical p, n; parameter real r=1 exclude 0; analog begin I(p,n) <+ V(p,n)/r; end endmodule


Последовательное соединение резисторов:



R_SERIAL R total= R1+R2

SPICE: --------------------------------------------------------------- * Voltmeter(s) R_vm_0 0 2 1MEGohm * Ammeter(s) * X_ammeter_0 0 3 ammeter_1mohm * Battery(s) * V1 1 0 DC 10 * Resistor(s) * R1 1 2 1K * R2 2 3 1K * Misc .OP .SUBCKT ammeter_1mohm 1 2 R 1 3 1mohm V 3 2 DC 0V .ENDS .END ---------------------------------------------------------------


Паралельное соединение резисторов:



R_PARALLEL R total= 1 / (1/R1+1/R2)

SPICE: --------------------------------------------------------------- * Ammeter(s) * X_ammeter_0 0 2 ammeter_1mohm * Battery(s) * V1 1 0 DC 10 * Resistor(s) * R1 1 2 1K * R2 1 2 1K * Misc .OP .SUBCKT ammeter_1mohm 1 2 R 1 3 1mohm V 3 2 DC 0V .ENDS .END ---------------------------------------------------------------


Конденсатор



Конденсатор (Capacitor) Как работает? Как склад заряда. На обкладках собираются заряды разных знаков. не утекают за счет того что притягиваются друг к другу.


I= C * dV/dt С - емкость конденсатора [Ф]


Q C = --- V Q - заряд на конденсаторе [Кл]


для плоского конденсатора: С = E0 * K * S / D E0 - удельная диэлектрическая проницаемость ваккума [Кл*м] E0 = 8.85 * 10^-12 [Ф/м = Кл*м] K - относительная удельная диэлектрическая проницаемость диэлектрика (E > 1) [1] S - площадь обкладки конденсатора [м^2] D - расстояние между обкладками конденсатора [м]


Энергия запасенная конденсатором равна: 1 Q^2 E = - * --- = C * V^2 / 2 = Q*V/2 2 C


Относительная диэлектрическая проницаемость: ------------------------ гелий 1.00007 воздух 1.00025 бензин 2 масло трансф. 2.2 полиэтилен 2.3-2.4 алмаз 5.7 cлюда 5.8-7.2 стекло 4-16 спирт 26 глицерин 43 вода 81 титанат бария 1200 ------------------------


VHDL-AMS модель конденсатора: LIBRARY IEEE; USE IEEE.ELECTRICAL_SYSTEMS.ALL; ENTITY C IS GENERIC (V0 : VOLTAGE := 0.0); PORT (QUANTITY C : CAPACITANCE := 1.0e-6; TERMINAL p,m : ELECTRICAL); END ENTITY C; ARCHITECTURE behav OF c IS QUANTITY v ACROSS i THROUGH p TO m; QUANTITY temp_charge : CHARGE := C*V0; BEGIN IF (domain = quiescent_domain) USE temp_charge == C*V0; v == V0; ELSE temp_charge == C * v ; i == temp_charge'dot; END USE; END ARCHITECTURE behav;



Verilog-AMS модель конденсатора: module capacitor1(p, n); inout p, n; electrical p, n; parameter real c=1 from [0:inf); analog begin I(p,n) <+ c*ddt(V(p,n)); end endmodule


Последовательное и паралельное соединение конденсаторов:



C_SERIAL C total= C1 * C2 / (C1 + C2) C_PARALLEL C total = C1 + C2

Промоделируем зарядку/разрядку конденсатора.



SPICE не приводим так как выключателя в нем нету.


Катушка индуктивности



Катушка индуктивности (Inductor) ---------------------- Два конца, два кольца и посередине гвоздик? Катушка индуктивности на 2 витка. ----------------------


V= L * dI/dt L - индуктивность [Гн]


Индуктивность проводника определяется его размерами: Для однослойной катушки: L ~= 2l * (ln(4l/d) - 1) * 10^-3 мкГн, где l - длинна проводника, см d - диаметр катушки, cм


Мощность dI P = I V = I * L * -- dt


энергия dW = P dt = L I dt o W = | dW = 1/2 * L * I^2 o


VHDL-AMS модель катушки индуктивности: LIBRARY IEEE; USE IEEE.ELECTRICAL_SYSTEMS.ALL; ENTITY L IS GENERIC (I0 : CURRENT := 0.0); PORT (QUANTITY L : INDUCTANCE := 1.0e-3; TERMINAL p,m : ELECTRICAL); END ENTITY L; ARCHITECTURE behav OF L IS QUANTITY v ACROSS i THROUGH p TO m; QUANTITY flx : FLUX := L*I0; BEGIN IF (domain = quiescent_domain) USE flx == L * I0; i == I0; ELSE flx == L * i; v == flx'dot; END USE; END ARCHITECTURE behav;



Verilog-AMS модель катушки индуктивности: module inductor1(p, n); inout p, n; electrical p, n; parameter real l=1 from [0:inf); analog begin V(p,n) <+ l*ddt(I(p,n)); end endmodule


Последовательное и паралельное подключение индуктивностей



L_SERIAL L total = L1 + L2

L_PARALLEL L total = L1 * L2 / (L1 + L2)


Промоделируем работу индуктивности:





SPICE: --------------------------------------------------------------- * Oscilloscope(s) .PROBE V(2, 0) R_o_scope_0_0 2 0 1Tohm .PROBE V(1, 0) R_o_scope_0_1 1 0 1Tohm * Function Generator(s) V_fg_plus 2 0 DC 0V AC 10V +PULSE(-10V 10V 0 20ns 20ns 10ms 20ms) * Resistor(s) * R2 0 1 1K * Inductor(s) * L2 2 1 1 .END ---------------------------------------------------------------

Index Prev Next