4.4.5.2. ЭЛЕМЕНТ ЗАДЕРЖКИ




Элемент задержки задерживает прохождения сигнала на некоторое время.
Работа элемента основана на RC-цепочке и паре триггеров Шмита, которые
подавляют биения:



Программа на VHDL эмулирующая элемент задержки на 10 ns. library IEEE; use IEEE.std_logic_1164.all; entity delay is port ( A: in STD_LOGIC; B: out STD_LOGIC); end delay; architecture delay_arch of delay is begin B <= A after 10 ns; end delay_arch; Результат симуляции элемента задержки:


Index Prev Next